



تصميم شبكة للاتصال والادارة بين جزئي معالج متعدد يسمي RISC-V

رسالة مقدمة الى كلية الهندسة – جامعة الفيوم
ضمن متطلبات الحصول على درجة الماجستير فى العلوم الهندسية

قسم الهندسة الكهربائية
تخصص: هندسة الالكترونيات والاتصالات الكهربائية

مقدمة من

م/ دميانة اميل ميخائيل سليم

تحت اشراف

أ.م.د/ جيهان نجيب عبدالستار نجم

استاذ مساعد - هندسة الالكترونيات والاتصالات الكهربائية - قسم الهندسة الكهربائية - كلية الهندسة - جامعة
الفيوم (المشرف الرئيسى)

د/ محمد حمدى محمد عبدالله مرزبان

مدرس - هندسة الالكترونيات والاتصالات الكهربائية - قسم الهندسة الكهربائية - كلية الهندسة - جامعة الفيوم
(المشرف المشارك)

كلية الهندسة- جامعة الفيوم
الفيوم- جمهورية مصر العربية
٢٠٢٣

ملخص الرسالة

معالج RISC-V متعدد النوى واحد من المعالجات التي لها تأثير واعد في مجال تصميم الحوسبة الرقمية. يقدم العديد من الفوائد ، خاصة في الأداء. بالإضافة إلى ذلك ، فإن مجموعة أوامر RISC-V عبارة عن تعليمات مفتوحة المصدر حتى يتمكن الباحثون من بناء أنظمة الحوسبة وتحسينها. لسوء الحظ ، هناك عدد قليل من المعالجات مفتوحة المصدر RISC-V. لذلك ، في هذه الأطروحة ، يتم تصميم معالج RISC-V متعدد النوى متاح المصدر. يعتمد تصميمه على معالج RvCore ذي نواة واحدة متاح المصدر (Taiga). تم دمج نواتين من Taiga على شريحة واحدة. تتناول الأطروحة العديد من الموضوعات المركبة ، مثل ترابط ذاكرة التخزين المؤقت ، والترابط ، ومشاكل بنية الذاكرة ، وتوافر الأجهزة الطرفية المخصصة. لتوحيد البيانات بين ذاكرات التخزين المؤقت المنفذة والذاكرة الرئيسية ، تم تطوير حل يعتمد على بروتوكول snoopy الذي يستخدم في المعالجات ذات العدد القليل من النوى. كما تم تطوير وحدة طرفية مخصصة لإدارة العمل ولتشغيل وإيقاف النوى المصممة. أيضا تم تصميم وحدة طرفية أخرى للاتصال بمعالج آخر أو كمبيوتر باستخدام بروتوكول UART. لربط النوى بالوحدات الطرفية تم تصميم شبكة تستخدم بروتوكول AXI في التواصل مع النوى. يعتمد تصميم هذه الشبكة على استخدام ال multiplexers بشكل رئيسي للوصول الى الوحدات الطرفية. فلكل وحدة طرفية عنوان محدد وفقا لتعيينه مسبقا. أيضا تم إعادة تصميم بعض الوحدات في التصميم كالذاكرة الرئيسية لكي يمكن تطبيقها وتشغيلها على Zedboard. أخيرا تم إجراء اختبارات كثيرة ومعايير مكثفة لضمان الأداء الوظيفي الجيد. أيضا تم تقييم التصميم باستخدام أدوات لها معايير قياسية مثل استخدام ال core mark وأيضا أخرى تمت كتابتها بواسطةنا لاختبارات وظائف معينة. يمكن تنفيذ المهمات او العمليات على كل نواة من المعالج ثنائي النواة على حدى بشكل مستقل او تقسيم كل مهمة على النواتين معا. لقد حقق المعالج 4.605 CoreMark/MHz بتردد 98 MHz. في مثال اخر لجمع 100 رقم تم تقسيم العملية على النواتين وقد حقق المعالج 914 clock cycle بتردد 10 MHz بينما حقق المعالج احادى النواة 1158 clock cycle باستخدام نفس التردد. وهذه النتيجة فى المثال السابق فقد حقق المعالج الثنائى تحسن بمقدار 21.08% افضل من المعالج الاحادى. واقصى تردد يستطيع المعالج ان يعمل به هو 98 MHz.